快速规格
Ansys Exalto后lvs RLCk提取可以让集成电路设计人员准确预测电磁和衬底耦合效应，以确定之前“太大而无法分析”的电路。提取的模型被反向注释到原理图或网络表中，并支持所有电路模拟器。爱游戏棋牌
RLCk提取
电、磁和衬底串扰的寄生模型提取
Ansys Elevato是一种后LVS RLCk提取软件解决方案，通过提取集总元件寄生并生成电、磁和衬底耦合的精确模型，IC设计师能够准确捕获设计层次结构中不同块之间的未知串扰。Elevato与大多数LVS工具接口，可以补充您选择的RC提取工具。
-
非常复杂布局的容量
-
与LVS工具的接口
-
结果与数字LPE相结合
-
点击式交互界面
-
电磁耦合模型 -
电力和信号电迁移 -
包括衬底耦合 -
补充RC萃取器
-
与LVS的接口 -
返回到网络列表的注释 -
跨层次的耦合 -
假定场景
-
非常紧凑的模型 -
S参数和RLCk模型
优化高速串行链路的串扰
Nvidia将Ansys Raptor EM分析应用于消除硅上高速串行链路的风险
以前，对于大容量的硅和高容量的EM-O电路，其建模过于复杂，无法分析。
射频和高速电路在现代硅系统中的扩散已经将电磁耦合提升到一阶效应，必须对其进行精确建模才能可靠地实现硅的成功。但是，生成适用于电磁耦合分析的精确寄生模型要比传统的RC提取复杂得多。这些电磁模型的大小给模拟器带来了挑战。
Elevato前所未有的容量使您能够轻松分析极其复杂的布局。其独特的网表缩减方法使输出网表非常紧凑，可以缓解任何模拟问题。这使得彻底分析以前通过昂贵的过度设计和保护而避免的复杂EM交互成为可能。其结果是更小、更便宜的设计，具有更可靠的性能特征。
Exalto通过补充常规提取器工具和与所有LVS工具无缝连接来增强现有的设计流程。
硅上电、磁和衬底串扰的寄生模型提取
Ansys Exalto通过提取集总单元寄生体并生成电、磁和衬底耦合的精确模型来捕获网和分层块之间的未知串扰。Exalto可以对不同层次之间的串扰进行建模，并运行多个“假设”场景，而无需更改原理图。使用“指向和点击”接口，可以很容易地捕获与大型数字总线/控制信号的敏感射频电路中的复杂耦合。一个独特的减少网表的方法减少输出网表超过90%。提高与所有LVS工具的接口，并补充RC提取器与s参数和RLCk的背注部分或完整的设计。
主要特征
提取集总元件寄生并为大型复杂硅电路的电、磁和衬底耦合生成精确模型
- 高容量、高速度
- 补充RC提取器
- 高度紧凑型
- 跨层次的耦合
- 与LVS的接口
- 交互式图形界面
生成适用于交流、谐波平衡和SP分析的无源、因果直流精确S参数模型，以及适用于瞬态、射击和噪声分析的无源、因果、高度紧凑的RLCk网表模型。SPICE格式RLCk网表始终可以模拟。
Ansys Exalto可以提取覆盖电感与底层器件之间的全解析电容耦合。它利用现有的电容和晶体管的铸造特征器件内部模型，然后将总耦合电容集中到设备终端。Exalto有能力和速度提取全电容耦合，甚至数千个设备。
Ansys Elevato是用Ansys的建模引擎构建的，该引擎是业界最快的电磁引擎。这意味着600微米X 400微米、致密的7层金属电网的电磁提取需要几分钟；功率放大器中所有螺旋线与关键数字线之间的耦合模型需要几秒钟。
独特的网表缩减方法使输出网表非常紧凑，与本机网表相比，元素和节点减少了90%以上。由于输出网络表太大而无法模拟，因此具有附加高频（Lk）选项的传统RC提取器会遇到容量瓶颈。
使用不同的关键网络集运行多个“假设”场景，而无需触摸测试台示意图。
Ansys Elevato与第三方LVS工具无缝接口。输出可自动与第三方LPE工具的输出组合。Elevato还支持“提取视图”和“提取网络列表”爱游戏棋牌
看看Ansys能为你做什么
看看Ansys能为你做什么
联系我们
请立即与我们联系
